เทคโนโลยี DCI ในศูนย์ข้อมูลคืออะไร?
Sep 26, 2025|
การขยายตัวอย่างรวดเร็วของโครงสร้างพื้นฐานคลาวด์คอมพิวติ้งและศูนย์ข้อมูลได้เปลี่ยนแปลงพื้นฐานวิธีที่เราใช้ในการออกแบบสถาปัตยกรรมไมโครสวิตช์ ในขอบเขตของเทคโนโลยี DCI (เทคโนโลยีการเชื่อมต่อระหว่างศูนย์ข้อมูล) ความต้องการแบนด์วิธที่สูงขึ้น เวลาแฝงที่ต่ำกว่า และโซลูชันสวิตชิ่งที่ปรับขนาดได้มากขึ้นไม่เคยมีความสำคัญมากไปกว่านี้
การใช้งานเทคโนโลยี DCI สมัยใหม่จำเป็นต้องมีสวิตช์ที่สามารถจัดการการกำหนดค่า Radix ของพอร์ต 64, 100 และแม้กระทั่ง 144 ได้ ซึ่งก้าวข้ามขอบเขตของเทคโนโลยีการเชื่อมต่อระหว่างกันทั้งแบบอิเล็กทรอนิกส์และโฟโตนิก
แบนด์วิธ
ปรับขนาดจาก 80 Gb/s เป็น 320 Gb/s ต่อพอร์ตด้วยการใช้งานโฟโตนิกขั้นสูง
ประสิทธิภาพ
จาก 7000 fJ/บิต ถึง 3311 fJ/บิต ตลอดการพัฒนาโหนดกระบวนการ
ความสามารถในการขยายขนาด
รองรับการกำหนดค่าพอร์ต 64, 100 และ 144- สำหรับข้อกำหนดที่มี Radix สูง
การเปรียบเทียบสถาปัตยกรรมพื้นฐาน: แนวทางอิเล็กทรอนิกส์กับโฟโตนิกใน DCI Tech
ทางเลือกระหว่างเทคโนโลยีการเชื่อมต่อระหว่างอิเล็กทรอนิกส์และโฟโตนิกเป็นจุดตัดสินใจขั้นพื้นฐานในการออกแบบสถาปัตยกรรม DCI แต่ละแนวทางมีข้อดีที่แตกต่างกันและเผชิญกับความท้าทายเฉพาะตัวเนื่องจากข้อกำหนดของศูนย์ข้อมูลมีการพัฒนาอย่างต่อเนื่อง
ภาพรวมการเปรียบเทียบเทคโนโลยี
กลยุทธ์การปรับขนาดการเชื่อมต่อระหว่างกันทางอิเล็กทรอนิกส์
ในการใช้เทคโนโลยี DCI ร่วมสมัย การเชื่อมต่อระหว่างกันทางอิเล็กทรอนิกส์ได้รับความจุเพิ่มขึ้นผ่านกลไกหลักสองประการ: การขยายจำนวนพินชิป และเพิ่มอัตรา SERDES (Serializer/Deserializer) ความก้าวหน้าของโหนดกระบวนการ CMOS สามโหนด-45nm, 32nm และ 22nm แสดงให้เห็นว่าวิวัฒนาการเทคโนโลยี DCI มีความสัมพันธ์โดยตรงกับความก้าวหน้าของเซมิคอนดักเตอร์อย่างไร
ที่โหนด 45 นาโนเมตร ช่อง SERDES ทำงานที่ 10 Gb/s โดยมี 8 ช่องต่อพอร์ต โดยต้องใช้พิน I/O แบบไฟฟ้า 32 พินต่อพอร์ต เมื่อเราเปลี่ยนมาใช้เทคโนโลยี 22 นาโนเมตร อัตรา SERDES จะเพิ่มขึ้นเป็น 32 Gb/s โดยมี 10 ช่องต่อพอร์ต โดยต้องใช้ 40 พินต่อการกำหนดค่าพอร์ต
ตัวชี้วัดการใช้พลังงานสำหรับการเชื่อมต่อระหว่างกันแบบอิเล็กทรอนิกส์ในแอปพลิเคชันเทคโนโลยี DCI เผยให้เห็นถึงความท้าทายที่สำคัญ การใช้งาน SERDES ระยะไกล-ใช้ 7000 fJ/บิตที่ 45 นาโนเมตร ปรับปรุงเป็น 4560 fJ/บิตที่ 32 นาโนเมตร และถึง 3311 fJ/บิตที่โหนดกระบวนการ 22 นาโนเมตร การปรับปรุงเหล่านี้แม้จะมาก แต่ยังคงส่งผลให้เป้าหมายพลังงานต่อ-พอร์ตอยู่ที่ 560mW, 730mW และ 1060mW ตามลำดับในเทคโนโลยีทั้งสามรุ่น ซึ่งนำเสนอความท้าทายในการจัดการระบายความร้อนสำหรับสวิตช์เทคโนโลยี DCI Radix สูง
ข้อมูลจำเพาะการเชื่อมต่อระหว่างกันแบบอิเล็กทรอนิกส์
| โหนดกระบวนการ | อัตราเซิร์ด | พลังงาน/บิต |
|---|---|---|
| 45 นาโนเมตร | 10 กิกะไบต์/วินาที | 7000 fJ |
| 32 นาโนเมตร | 20 กิกะไบต์/วินาที | 4560เอฟจ |
| 22 นาโนเมตร | 32 กิกะไบต์/วินาที | 3311เอฟจ |
นวัตกรรมการเชื่อมต่อโฟโตนิก
ข้อได้เปรียบที่สำคัญของโฟโตนิก
การขยายแบนด์วิธที่เหนือกว่าผ่าน WDM
ข้อกำหนดการนับพินที่ลดลง
ลดการสูญเสียในระยะทางไกล
ประสิทธิภาพการบรรจุที่ดีขึ้นสำหรับรัศมีสูง
โซลูชันโฟโตนิกสำหรับโครงสร้างพื้นฐานเทคโนโลยี DCI ใช้ประโยชน์จากการแบ่งมัลติเพล็กซ์ความยาวคลื่น (WDM) เพื่อให้บรรลุความสามารถในการปรับขนาด จำนวนความยาวคลื่นต่อลิงก์จะเพิ่มขึ้นเป็นสองเท่าในแต่ละกระบวนการ: ความยาวคลื่น 8 ช่วงที่ 45 นาโนเมตร, 16 ช่วงที่ 32 นาโนเมตร และ 32 ช่วงที่ 22 นาโนเมตร โดยทั้งหมดทำงานที่ 10 Gb/s ต่อความยาวคลื่นที่สอดคล้องกัน
วิธีการนี้ให้แบนด์วิธพอร์ตที่ 80 Gb/s, 160 Gb/s และ 320 Gb/s ตามลำดับ ซึ่งแสดงให้เห็นถึงศักยภาพในการขยายแบนด์วิดท์ที่เหนือกว่าของการนำเทคโนโลยีโทโทนิก DCI มาใช้
| โหนดกระบวนการ | ความยาวคลื่นต่อลิงค์ | ต่อ-อัตราความยาวคลื่น | แบนด์วิธพอร์ตทั้งหมด |
|---|---|---|---|
| 45 นาโนเมตร | 8 | 10 กิกะไบต์/วินาที | 80 กิกะไบต์/วินาที |
| 32 นาโนเมตร | 16 | 10 กิกะไบต์/วินาที | 160 กิกะไบต์/วินาที |
| 22 นาโนเมตร | 32 | 10 กิกะไบต์/วินาที | 320 กิกะไบต์/วินาที |
การวิเคราะห์สถาปัตยกรรมสวิตช์โดยละเอียดสำหรับแอปพลิเคชัน DCI Tech
ตัวเลือกสถาปัตยกรรมในสวิตช์ DCI มีผลกระทบพื้นฐานต่อคุณลักษณะด้านประสิทธิภาพ ความสามารถในการปรับขนาด และประสิทธิภาพการใช้พลังงาน ทั้งแนวทางอิเล็กทรอนิกส์และโฟโตนิกได้พัฒนาปรัชญาการออกแบบที่แตกต่างกันเพื่อจัดการกับความท้าทายเฉพาะของการเชื่อมต่อระหว่างศูนย์ข้อมูล
ลักษณะการกระจายของสถาปัตยกรรมเทคโนโลยี DCI นี้ช่วยให้แน่ใจว่าการอนุญาโตตุลาการยังคงอยู่ในส่วนย่อย โดยจำกัดความซับซ้อนไว้ที่อินพุต N สำหรับอนุญาโตตุลาการระดับแรก- และอินพุต M สำหรับการอนุญาโตตุลาการระดับที่สอง- วิธีการแบบลำดับชั้นนี้ทำให้ระบบสามารถรักษาความถี่สัญญาณนาฬิกา 5 GHz ในทุกโหนดกระบวนการ ในขณะเดียวกันก็สนับสนุนการเชื่อมต่อออปติคัลที่ขับเคลื่อนด้วย DDR- 10 Gb/s
สถาปัตยกรรมสวิตช์อิเล็กทรอนิกส์: การออกแบบที่ได้รับแรงบันดาลใจจาก YARC{0}}
สถาปัตยกรรมสวิตช์อิเล็กทรอนิกส์ที่ใช้ในเทคโนโลยี DCI สมัยใหม่เป็นไปตามกลยุทธ์การสลายตัวแบบลำดับชั้นที่คล้ายคลึงกับการออกแบบ YARC (Yet Another Trust Crossbar) สถาปัตยกรรมนี้จัดการกับความท้าทายพื้นฐานของการบล็อกส่วนหัว-ของ-บรรทัด (HOL) ซึ่งสามารถจำกัดปริมาณงานของคานแบบธรรมดาให้อยู่ที่ประมาณ 60% ภายใต้สภาพการรับส่งข้อมูลแบบสุ่มที่สม่ำเสมอ
การใช้งานเทคโนโลยี DCI แบ่งคานประตูออกเป็นสามขั้นตอน: การออกอากาศ 1 ต่อ 8 (ดีมัลติเพล็กซ์), การสลับ 8×8 และมัลติเพล็กซ์ 8 ต่อ 1
ในการกำหนดค่าเทคโนโลยี DCI นี้ สวิตช์ใช้การจัดเรียงพอร์ต M×N โดยที่แต่ละไทล์มีพอร์ตแบบสองทิศทาง
ส่วนประกอบกระเบื้องที่สำคัญ
ความจุบัฟเฟอร์อินพุต 32KB (45nm), 64KB (32nm) และ 128KB (22nm)
บัฟเฟอร์เอาต์พุตที่รักษาขนาด 10KB เพื่อรองรับเฟรมจัมโบ้สูงสุด 9000 ไบต์
บัฟเฟอร์แถวและคอลัมน์ถูกวางไว้อย่างมีกลยุทธ์เพื่อลดการบล็อก HOL
รายการคิวส่วนหัวของแพ็คเก็ตปรับขนาดจาก 64 (45nm) ถึง 256 (22nm)
สถาปัตยกรรมสวิตช์โฟโตนิก: คานขวางแบบออปติคอล-ขั้นเดียว
สถาปัตยกรรมสวิตช์โฟโตนิกที่นำมาใช้กับแอปพลิเคชันเทคโนโลยี DCI ใช้วิธีการที่แตกต่างกันโดยพื้นฐานแล้ว-คานขวางออปติคอล- ขั้นเดียว ซึ่งใช้ประโยชน์จากลักษณะการสูญเสียการแพร่กระจายต่ำของท่อนำคลื่นแบบออปติคัล ปรัชญาการออกแบบนี้ยอมรับถึงการใช้พลังงานคงที่สูงของการเชื่อมต่อระหว่างกันแบบออปติก ในขณะเดียวกันก็เพิ่มข้อได้เปรียบด้านแบนด์วิธให้สูงสุด
สถาปัตยกรรมโฟโตนิกของเทคโนโลยี DCI มีศูนย์กลางอยู่ที่ไทล์ I/O หลายไทล์ที่ล้อมรอบคานขวางออปติคอล- Radix ขนาดใหญ่
ส่วนประกอบไทล์ I/O
บัฟเฟอร์แบบรวม
โครงสร้างบัฟเฟอร์อินพุตและเอาต์พุตแบบรวมที่ปรับให้เหมาะสมสำหรับอัตราข้อมูลโฟโตนิก
ส่วนหัว FIFO
โครงสร้าง FIFO ของส่วนหัวแพ็คเก็ตที่มีข้อมูลเส้นทาง
ขอตรรกะ
การสร้างคำขอที่มีความสามารถ 8 คำขอพร้อมกันไปยังผู้ตัดสินกลาง
บัฟเฟอร์แบนด์วิธ
เพียงพอสำหรับการถ่ายโอนสองแพ็กเก็ตพร้อมกันไปยังคานประตู
นวัตกรรมสถาปัตยกรรม
นวัตกรรมที่สำคัญของสถาปัตยกรรมโฟโตนิกนี้อยู่ที่โครงสร้างบัฟเฟอร์อินพุตแบบไม่ใช่- FIFO ซึ่งช่วยให้สามารถตรวจสอบส่วนหัวของแพ็กเก็ตหลายรายการพร้อมกันได้
แนวทางนี้ลดการบล็อก HOL ได้อย่างมีประสิทธิภาพโดยไม่มีค่าใช้จ่ายในพื้นที่ของการบัฟเฟอร์ข้ามจุด ซึ่งเป็นข้อได้เปรียบที่สำคัญสำหรับการใช้งาน- Radix DCI ในระดับสูง
การใช้งานคานขวางแสงขั้นสูงใน DCI Tech
คานขวางแบบออปติคอลแสดงถึงหัวใจของระบบสวิตช์โฟโตนิก ทำให้มีการเชื่อมต่อระหว่างกันที่มี-แบนด์วิดท์สูง และความหน่วงต่ำ- ซึ่งจำเป็นสำหรับแอปพลิเคชัน DCI สมัยใหม่ การใช้งานเกี่ยวข้องกับวิศวกรรมที่ซับซ้อนเพื่อจัดการกับคุณสมบัติเฉพาะและความท้าทายของการแพร่กระจายสัญญาณแสง
อาร์เรย์เรโซเนเตอร์แบบไมโครริงและการเพิ่มประสิทธิภาพการจัดกลุ่ม
คานขวางแบบออพติคัลซึ่งเป็นพื้นฐานของการใช้งานเทคโนโลยี DCI แบบโฟโตนิกทำงานบนหลักการออกอากาศ-และ-เลือก พอร์ตเอาท์พุตแต่ละพอร์ตจะเชื่อมโยงกับท่อนำคลื่นโดยเฉพาะ ในขณะที่พอร์ตอินพุตจะได้รับอนุญาโตตุลาการเพื่อให้แน่ใจว่าโมดูเลเตอร์เพียงชุดเดียวจะขับเคลื่อนท่อนำคลื่นที่กำหนดในแต่ละครั้ง
วิธีการกำหนด-ช่องที่อยู่ปลายทางนี้ต้องมีการตรวจสอบอย่างต่อเนื่องโดยตัวรับไมโครริงแต่ละตัว
เทคนิคการจัดกลุ่มแสดงถึงการเพิ่มประสิทธิภาพที่สำคัญสำหรับการปรับใช้เทคโนโลยี DCI ด้วยการใช้อาร์เรย์โมดูเลเตอร์ร่วมกันระหว่างอินพุตหลายตัว การออกแบบจะลดจำนวนตัวสะท้อนเสียงระดับไมโครริงต่อท่อนำคลื่น
ประโยชน์การเพิ่มประสิทธิภาพการจัดกลุ่ม
การลดพลังงานคงที่ด้วยจำนวนไมโครริงที่ลดลง
ลดการสูญเสียการแทรก (0.017 dB ต่อไมโครริงที่อยู่ติดกัน)
ลดการสูญเสียการกระเจิง (0.001 dB ต่อไมโครริง)
เส้นทางโดยรวมที่ต่ำกว่า
การวิเคราะห์ปัจจัยการจัดกลุ่ม
การวิเคราะห์ผลกระทบจากปัจจัยการจัดกลุ่มต่อการใช้พลังงานสวิตช์เทคโนโลยี DCI เผยจุดที่เหมาะสมที่สุดที่ปัจจัย 16 สำหรับสวิตช์ 64-radix ที่ผลิตที่ 22 นาโนเมตร นอกเหนือจากจุดนี้ ความยาวสายไฟที่เพิ่มขึ้นภายในอาเรย์แบบคลัสเตอร์จะชดเชยประโยชน์ของจำนวนไมโครริงที่ลดลง
กลยุทธ์การปรับความร้อนเพื่อความน่าเชื่อถือของ DCI Tech
ความท้าทายด้านความร้อน
ค่าสัมประสิทธิ์การขยายตัวทางความร้อนของซิลิคอนรวมกับรูปแบบการผลิตทำให้จำเป็นต้องมีการจัดการอุณหภูมิแบบแอคทีฟสำหรับตัวสะท้อนเสียงระดับไมโครริงแต่ละตัวเพื่อรักษาแนวเสียงสะท้อนที่แม่นยำ
ตัวสะท้อนเสียงแบบไมโครริงในสวิตช์โฟโตนิกเทคโนโลยี DCI ต้องการการควบคุมความร้อนที่แม่นยำ เพื่อรักษาแนวเสียงสะท้อนด้วยหวีความยาวคลื่นเลเซอร์ ความแปรผันของการผลิตและค่าสัมประสิทธิ์การขยายตัวเนื่องจากความร้อนของซิลิคอนทำให้ต้องมีการจัดการอุณหภูมิแบบแอคทีฟสำหรับวงแหวนแต่ละวง วิธีการ-เพิ่มประสิทธิภาพด้านพลังงานนั้นใช้อาร์เรย์ไมโครริงที่มีระยะห่างเท่ากัน- รวมกับการใช้โหมดอัจฉริยะ
ส่วนประกอบกลยุทธ์การปรับความร้อน
เรขาคณิตที่ปรับให้เหมาะสม
รูปทรงอาร์เรย์ที่ออกแบบมาเพื่อพลังการปรับความยาวคลื่นระหว่าง-ที่น้อยที่สุด
การปรับแต่งแบบไฮบริด
การปรับจูนแบบหยาบผ่านการเลือกโหมดพร้อมการปรับความร้อนแบบละเอียด
การทำงานของโหมดคู่-
การขยายช่วงการปรับค่าแบบลอจิคัลเป็นช่วง Free Spectral Range (FSR) เกือบหนึ่งช่วง
การเพิ่มประสิทธิภาพพลังงาน
ลดกำลังการปรับจูนลงโดยใช้ประโยชน์จากโหมดเรโซแนนซ์ M และ M+1
วิธีการนี้จะรักษาเรขาคณิตของวงแหวนไมโครที่สอดคล้องกันทั่วทั้งโหนดกระบวนการ เนื่องจากขนาดของตัวสะท้อนมีความสัมพันธ์โดยตรงกับความยาวคลื่นในการทำงานมากกว่าขนาดคุณสมบัติของทรานซิสเตอร์
กลไกอนุญาโตตุลาการสำหรับสวิตช์ DCI Tech{0}} ประสิทธิภาพสูง
กลไกอนุญาโตตุลาการที่มีประสิทธิภาพมีความสำคัญอย่างยิ่งในการเพิ่มปริมาณงานและลดเวลาแฝงในสวิตช์ DCI รัศมีสูง- ทั้งแนวทางอิเล็กทรอนิกส์และโฟโตนิกได้พัฒนากลยุทธ์ที่ซับซ้อนเพื่อจัดการความขัดแย้งสำหรับทรัพยากรเครือข่าย
อนุญาโตตุลาการทางอิเล็กทรอนิกส์: การออกแบบต้นไม้คำนำหน้าคู่ขนาน
รูปแบบการอนุญาโตตุลาการทางอิเล็กทรอนิกส์ (EARB) ที่นำมาใช้สำหรับดาต้าพาธแบบออปติคัลของเทคโนโลยี DCI ใช้สถาปัตยกรรมต้นไม้คำนำหน้าแบบขนาน ซึ่งคล้ายคลึงกับการออกแบบตัวบวกคำนำหน้าแบบขนาน โดยที่กระจกกระจายการอนุญาตตามลำดับความสำคัญ-มีกลไกการแพร่กระจาย
วิธีการแบบไปป์ไลน์แบบรวมศูนย์นี้จะจัดเรียงไทล์ k ไทล์ตามลำดับลำดับความสำคัญแบบลอจิคัล เพื่อให้มั่นใจถึงความเป็นธรรมผ่านการกำหนดเวลาแบบหมุนเวียน-
ตัวชี้วัดประสิทธิภาพของ EARB
| เมตริก | ค่า |
|---|---|
| รอบเวลา | ต่ำกว่า 200ps ในทุกโหนดและรัศมี |
| เวลาแฝงที่แย่ที่สุด- | 7-คำขอรอบ-ที่จะให้ |
| กำลัง (144-radix, 45nm) | 52 pJ ต่อการดำเนินการ |
| กำลัง (144-radix, 22nm) | 25.7 pJ ต่อการผ่าตัด |
| การปรับปรุงแบนด์วิธ | โดยเฉลี่ย 30% ภายใต้การจราจรที่สม่ำเสมอ |
การออกแบบนี้รองรับการอนุญาตหลายรายการพร้อมกันต่อพอร์ตอินพุต (สูงสุด 2 พอร์ต) ทำให้สามารถปรับปรุงการใช้แบนด์วิดท์ภายในโดยเฉลี่ย 30% ภายใต้สภาพการรับส่งข้อมูลแบบสุ่มที่สม่ำเสมอตามแบบฉบับของปริมาณงานเทคโนโลยี DCI
ข้อได้เปรียบที่สำคัญ
ลักษณะเวลาแฝงที่กำหนด
รอบยุติธรรม-กำหนดการโรบิน
การใช้ฮาร์ดแวร์แบบขนานอย่างมีประสิทธิภาพ
สามารถปรับขนาดการกำหนดค่า Radix สูงได้
การอนุญาโตตุลาการด้วยแสง: วิธีโทเค็นช่องทาง
คุณสมบัติอนุญาโตตุลาการด้วยแสง
ท่อนำคลื่นอนุญาโตตุลาการโดยเฉพาะ
ความยาวคลื่น-ถึง-เอาท์พุต-การทำแผนที่พอร์ต
รอบการเดินทางย่อย- 8 รอบ
การปรับขนาดที่เหนือกว่าสำหรับโหนดในอนาคต
การอนุญาโตตุลาการด้วยแสงสำหรับสวิตช์เทคโนโลยี DCI ใช้ท่อนำคลื่นการอนุญาโตตุลาการเฉพาะที่มีความยาวคลื่น-ถึง-เอาต์พุต-การแมปพอร์ต รูปแบบโทเค็นช่องทางรับประกันเวลาไปกลับย่อย-8 รอบ โดยรักษาความสามารถในการแข่งขันด้วยทางเลือกทางอิเล็กทรอนิกส์ ขณะเดียวกันก็อาจนำเสนอคุณลักษณะการปรับขนาดที่เหนือกว่า เนื่องจากความล่าช้าของสายไฟเพิ่มขึ้นในโหนดกระบวนการในอนาคต
"แนวทางการใช้โทเค็นช่องสัญญาณเพื่อการอนุญาโตตุลาการด้วยแสงแสดงให้เห็นถึงการเปลี่ยนแปลงกระบวนทัศน์ในวิธีที่เราจัดการความขัดแย้งในสวิตช์รัศมีสูง- ด้วยการใช้ประโยชน์จากความขนานโดยธรรมชาติของสัญญาณแสง เราจะสามารถบรรลุความเร็วในการอนุญาโตตุลาการที่อาจท้าทายหรือเป็นไปไม่ได้ด้วยวิธีการทางอิเล็กทรอนิกส์ล้วนๆ"
ข้อจำกัดด้านบรรจุภัณฑ์และการวิเคราะห์ความเป็นไปได้สำหรับการใช้งาน DCI Tech
นอกเหนือจากสถาปัตยกรรมระดับชิป-แล้ว ข้อจำกัดด้านบรรจุภัณฑ์ยังเป็นปัจจัยสำคัญในการพิจารณาความเป็นไปได้ของการนำสวิตช์ DCI ที่เป็น Radix สูง ข้อจำกัดทางกายภาพของอินเทอร์เฟซ I/O และความหนาแน่นของการเชื่อมต่อระหว่างกันส่งผลกระทบโดยตรงต่อความสามารถในการขยายขนาด
ข้อจำกัด I/O อิเล็กทรอนิกส์
แผนงานบรรจุภัณฑ์ของ ITRS เผยให้เห็นข้อจำกัดพื้นฐานสำหรับการใช้เทคโนโลยี DCI แบบอิเล็กทรอนิกส์ ที่ 45 นาโนเมตรพร้อมแบนด์วิธพอร์ต 80 Gb/s มีเพียงสวิตช์ 64-radix เท่านั้นที่ยังสามารถใช้งานได้ภายในคู่ SERDES ที่มีอยู่ 600 คู่
การกำหนดค่า Radix ที่สูงกว่า (พอร์ต 100 และ 144) ต้องใช้คู่ SERDES 800 และ 1152 ตามลำดับ ซึ่งเกินความสามารถในการบรรจุหีบห่อแม้ว่าจะมีคู่ดิฟเฟอเรนเชียลความเร็ว-ขนาดสูง{5}}ขั้นต่ำสุดก็ตาม
ข้อกำหนดคู่ของ SERDES เทียบกับความพร้อมใช้งาน
| Radix | SERDE ที่จำเป็น | มีจำหน่าย (45 นาโนเมตร) | เป็นไปได้ไหม? |
|---|---|---|---|
| 64 พอร์ต | 512 | 600 | ใช่ |
| 100 พอร์ต | 800 | 600 | เลขที่ |
| 144 พอร์ต | 1152 | 600 | เลขที่ |
ความก้าวหน้าไปสู่โหนดขั้นสูงช่วยบรรเทาข้อจำกัดเหล่านี้ได้บางส่วน:
32nm: 625 คู่ SERDES ที่ 20 Gb/s
22nm: 750 คู่ SERDES ที่ 32 Gb/s
อย่างไรก็ตาม ความไม่ตรงกันขั้นพื้นฐานระหว่างคู่ SERDES ที่จำเป็นและที่มีอยู่ยังคงมีอยู่สำหรับสวิตช์เทคโนโลยี DCI -radix สูง ซึ่งจำเป็นต้องมีโซลูชันโฟโตนิก
ข้อดีของโฟโตนิก I/O
Photonic I/O แสดงให้เห็นถึงประสิทธิภาพการบรรจุที่เหนือกว่าสำหรับการใช้งานเทคโนโลยี DCI ด้วยระยะพิทช์ของไฟเบอร์ 250μm การออกแบบเชิงแสงทั้งหมดรองรับจำนวนไฟเบอร์ที่ต้องการรอบๆ ขอบแม่พิมพ์ ระยะพิทช์ 125μm ช่วยให้สามารถยึดติดไฟเบอร์สอง-ได้ ซึ่งช่วยเพิ่มความหนาแน่นของบรรจุภัณฑ์ได้ดียิ่งขึ้น
ข้อกำหนดไฟเบอร์โทนิค
| Radix | เส้นใยที่จำเป็น | ระยะพิทช์ 250μm (มม.) | เป็นไปได้ไหม? |
|---|---|---|---|
| 64 พอร์ต | 128 | 32 | ใช่ |
| 100 พอร์ต | 200 | 50 | ใช่ |
| 144 พอร์ต | 288 | 72 | ใช่ |
การนับจำนวนไฟเบอร์ที่ต้องการจะปรับขนาดเชิงเส้นตรงด้วยจำนวนพอร์ต: 128 ไฟเบอร์ (64 พอร์ต), 200 ไฟเบอร์ (100 พอร์ต) และ 288 ไฟเบอร์ (144 พอร์ต) ทั้งหมดนี้อยู่ภายในข้อจำกัดด้านบรรจุภัณฑ์ของชุดประกอบโฟโตนิกสมัยใหม่
ผลลัพธ์การสร้างแบบจำลองและการจำลองประสิทธิภาพสำหรับ DCI Tech Systems
การสร้างแบบจำลองประสิทธิภาพที่ครอบคลุมเป็นสิ่งจำเป็นสำหรับการประเมินสถาปัตยกรรมสวิตช์ DCI ภายใต้สภาวะการทำงานที่สมจริง การจำลองเหล่านี้จะพิจารณารูปแบบการรับส่งข้อมูล ขนาดแพ็กเก็ต และข้อจำกัดด้านพลังงาน เพื่อให้เห็นภาพพฤติกรรมของระบบที่สมบูรณ์
การวิเคราะห์รูปแบบการจราจร
การประเมินประสิทธิภาพของสวิตช์เทคโนโลยี DCI ครอบคลุมขนาดแพ็กเก็ตตั้งแต่เฟรมอีเทอร์เน็ตขั้นต่ำ 64 ไบต์ไปจนถึงเฟรมขนาดจัมโบ้ 9000 ไบต์ กรอบงานการจำลองจำลองแพ็กเก็ตโดยเพิ่มทีละ 64 ไบต์ (1 ถึง 144 "flits") โดยบันทึกรูปแบบการรับส่งข้อมูลของศูนย์ข้อมูลแบบเต็มสเปกตรัม
การควบคุมโฟลว์ทำงานบน-รายละเอียดแพ็กเก็ตต่อ คิดเป็นระยะการเชื่อมต่อระหว่างสวิตช์สูงสุด 10- เมตร โดยทั่วไปของการปรับใช้เทคโนโลยี DCI
ใน-การคำนวณข้อมูลเที่ยวบิน
โหนดกระบวนการ 45nm1107 ไบต์
โหนดกระบวนการ 32nm2214 ไบต์
โหนดกระบวนการ 22nm4428 ไบต์
ค่าเหล่านี้ส่งผลโดยตรงต่อข้อกำหนดขนาดบัฟเฟอร์และค่าเผื่อเวลาแฝงของอนุญาโตตุลาการในสถาปัตยกรรมเทคโนโลยี DCI โดยมีปริมาณข้อมูลใน-เที่ยวบินที่ใหญ่ขึ้นซึ่งต้องใช้กลไกการควบคุมการไหลที่ซับซ้อนมากขึ้น
การวิเคราะห์การใช้พลังงาน
ข้อจำกัดทางความร้อน
ข้อจำกัดด้านกำลังการออกแบบเชิงความร้อน (TDP) 140W สำหรับระบบระบายความร้อนด้วยอากาศ-แสดงถึงเกณฑ์วิกฤต
การออกแบบที่มีกำลังเกิน 150W ถือว่าเป็นไปไม่ได้เนื่องจากข้อกำหนดในการระบายความร้อนด้วยของเหลวและต้นทุนโครงสร้างพื้นฐานที่เกี่ยวข้อง
โมเดลพลังงานที่ครอบคลุมสำหรับสวิตช์เทคโนโลยี DCI ครอบคลุมดาต้าพาธและทรัพยากรอนุญาโตตุลาการ โดยให้ความสนใจเป็นพิเศษกับข้อจำกัดพลังงานการออกแบบการระบายความร้อน (TDP) 140W สำหรับระบบระบายความร้อนด้วยอากาศ-
สวิตช์อิเล็กทรอนิกส์
โดดเด่นด้วยการใช้พลังงานของ SERDES (60-70% ของทั้งหมด) พร้อมความท้าทายในการปรับขนาดที่สำคัญสำหรับ Radix สูง
สวิตช์โฟโตนิก
การกระจายพลังงานที่สมดุลระหว่างพลังงานเลเซอร์ การปรับความร้อน และส่วนประกอบการปรับ
ค่าใช้จ่ายในการอนุญาโตตุลาการ
น้อยกว่า 1% ของกำลังไฟทั้งหมดอย่างสม่ำเสมอสำหรับทั้งวงจรอิเล็กทรอนิกส์และออปติคอล
ช่วง 140-150W แสดงถึง "โซนอันตราย" สำหรับการใช้เทคโนโลยี DCI ซึ่งการควบคุมปริมาณความร้อนอาจส่งผลกระทบต่อประสิทธิภาพการทำงานภายใต้โหลดที่ต่อเนื่อง โดยเฉพาะอย่างยิ่งสำหรับการใช้งานทางอิเล็กทรอนิกส์ที่มีรัศมีสูง
การอ้างอิงที่เชื่อถือได้และบริบทอุตสาหกรรม
"การบูรณาการการเชื่อมต่อระหว่างกันแบบโฟโตนิกในสถาปัตยกรรมการสลับศูนย์ข้อมูลแสดงถึงจุดเปลี่ยนที่สำคัญสำหรับการบรรลุเป้าหมายความหนาแน่นของแบนด์วิดท์และประสิทธิภาพการใช้พลังงานที่จำเป็นสำหรับโครงสร้างพื้นฐานการประมวลผลระดับ exascale การเปลี่ยนจากระบบอิเล็กทรอนิกส์ล้วนๆ ไปเป็นระบบโฟโตนิกแบบไฟฟ้าแบบไฮบริด-ทำให้สามารถปรับปรุง-ขนาด-ขนาดในผลิตภัณฑ์ที่มีระยะห่างของแบนด์วิดท์{4}} ในขณะเดียวกันก็รักษาขอบเขตพลังงานที่ยอมรับได้สำหรับการปรับใช้-การระบายความร้อนด้วยอากาศ"
แหล่งที่มา:รายงานคณะทำงานเชื่อมต่อระหว่างกันของ ITRS, itrs2.net
แผนงานเทคโนโลยีระหว่างประเทศสำหรับเซมิคอนดักเตอร์ (ITRS) ทำหน้าที่เป็นแนวทางที่ชัดเจนสำหรับวิวัฒนาการของอุตสาหกรรม โดยเน้นถึงความสำคัญเชิงกลยุทธ์ของการบูรณาการโฟโตนิกในการเอาชนะปัญหาคอขวดพื้นฐานในการเชื่อมต่อระหว่างศูนย์ข้อมูล เนื่องจากการประมวลผลแบบคลาวด์ การวิเคราะห์ข้อมูลขนาดใหญ่ และแอปพลิเคชัน AI ยังคงผลักดันความต้องการแบนด์วิธที่สูงขึ้น ฉันทามติของอุตสาหกรรมชี้ไปที่ระบบอิเล็กโทรนิกส์แบบไฮบริด- ว่าเป็นเส้นทางข้างหน้าที่มีศักยภาพมากที่สุด
ทิศทางในอนาคตและการบรรจบกันทางเทคโนโลยีใน DCI Tech
วิวัฒนาการของเทคโนโลยี DCI ยังคงเร่งความเร็วอย่างต่อเนื่อง โดยได้แรงหนุนจากการเติบโตแบบทวีคูณของการรับส่งข้อมูลของศูนย์ข้อมูลและแอปพลิเคชันเกิดใหม่ที่ต้องการแบนด์วิดท์และคุณลักษณะด้านเวลาแฝงที่ไม่เคยมีมาก่อน การพัฒนาในอนาคตน่าจะเกี่ยวข้องกับการบรรจบกันของเทคโนโลยีอิเล็กทรอนิกส์และโฟโตนิก ซึ่งแต่ละเทคโนโลยีได้รับการปรับปรุงให้เหมาะสมกับจุดแข็งของตน
ผลกระทบจากการปรับขนาดเทคโนโลยีกระบวนการ
วิวัฒนาการจากโหนดกระบวนการ 45 นาโนเมตรเป็น 22 นาโนเมตรแสดงให้เห็นถึงแนวโน้มที่ชัดเจนสำหรับการพัฒนาเทคโนโลยี DCI แม้ว่าโซลูชันอิเล็กทรอนิกส์จะได้รับประโยชน์จากขนาดคุณสมบัติที่ลดลงและประสิทธิภาพของทรานซิสเตอร์ที่ดีขึ้น ส่วนประกอบโฟโตนิกจะรักษารูปทรงที่สอดคล้องกันเนื่องจากข้อจำกัดที่ขึ้นอยู่กับความยาวคลื่น- ความแตกต่างนี้ชี้ให้เห็นถึงข้อได้เปรียบที่เพิ่มขึ้นสำหรับโซลูชันเทคโนโลยีโทนิค DCI ในขณะที่กฎของมัวร์ยังคงดำเนินต่อไป
บูรณาการ CMOS
การบูรณาการซิลิคอนโฟโตนิกส์เข้ากับโหนด CMOS ขั้นสูงเพื่อประสิทธิภาพที่ดีขึ้นและลดต้นทุน
ร่วม-แพ็คเกจจักษุ
ลดปัญหาคอขวดของ I/O ทางไฟฟ้าผ่านการบูรณาการออปติกและอุปกรณ์อิเล็กทรอนิกส์อย่างใกล้ชิด
การขยายความยาวคลื่น
ความยาวคลื่นขยายเกิน 32 ช่องต่อเส้นใยเพื่อเพิ่มความหนาแน่น
การปรับขั้นสูง
รูปแบบการมอดูเลตลำดับที่สูงขึ้น-ซึ่งเพิ่มขึ้นต่อ-อัตราข้อมูลความยาวคลื่น
โอกาสทางสถาปัตยกรรมแบบผสมผสาน
โซลูชันเทคโนโลยี DCI ที่เหมาะสมที่สุดน่าจะผสมผสานเทคโนโลยีอิเล็กทรอนิกส์และโฟโตนิกเข้าด้วยกัน โดยใช้ประโยชน์จากจุดแข็งของแต่ละโดเมน การประมวลผลทางอิเล็กทรอนิกส์เป็นเลิศในด้านอนุญาโตตุลาการที่ซับซ้อนและการจัดการบัฟเฟอร์ ในขณะที่การขนส่งแบบโฟโตนิกให้ความหนาแน่นและการเข้าถึงแบนด์วิธที่ไม่มีใครเทียบได้
สถาปัตยกรรม DCI แบบไฮบริดในอนาคตอาจใช้:
ระนาบควบคุมอิเล็กทรอนิกส์พร้อมระนาบข้อมูลโฟโตนิกเพื่อประสิทธิภาพสูงสุด
การเร่งความเร็วโฟโตนิกแบบเลือกสรรสำหรับโฟลว์แบนด์วิธสูง-ในขณะที่ยังคงการเชื่อมต่อทางอิเล็กทรอนิกส์สำหรับการรับส่งข้อมูลทั่วไป
การจัดสรรทรัพยากรแบบไดนามิกระหว่างเส้นทางอิเล็กทรอนิกส์และโฟโตนิกตามลักษณะการรับส่งข้อมูล
การจัดการระบายความร้อนแบบบูรณาการบนซับสเตรตไฮบริดเพื่อเพิ่มประสิทธิภาพของระบบโดยรวมให้เหมาะสมที่สุด
ข้อควรพิจารณาในการเพิ่มประสิทธิภาพระดับระบบ-
การปรับใช้เทคโนโลยี DCI จำเป็นต้องมีการเพิ่มประสิทธิภาพแบบองค์รวม นอกเหนือจากการออกแบบสวิตช์แต่ละตัว โทโพโลยีเครือข่าย รูปแบบการรับส่งข้อมูล และข้อกำหนดของแอปพลิเคชันมีอิทธิพลต่อตัวเลือกทางสถาปัตยกรรม
การเพิ่มประสิทธิภาพการรับส่งข้อมูล
การเพิ่มประสิทธิภาพการรับส่งข้อมูลตะวันออก-ตะวันตกสำหรับแอปพลิเคชันแบบกระจายและสถาปัตยกรรมไมโครเซอร์วิส ซึ่งครอบงำปริมาณงานของศูนย์ข้อมูลสมัยใหม่
การแลกเปลี่ยนระดับบริการ-
เวลาแฝง-การแลกเปลี่ยนแบนด์วิธ-สำหรับบริการประเภทต่างๆ ตั้งแต่เวลาแฝงต่ำมากสำหรับแอปพลิเคชันทางการเงิน ไปจนถึง-ปริมาณงานสูงสำหรับการจัดส่งเนื้อหา
ความอดทนต่อความผิดพลาด
กลไกการทนทานต่อข้อผิดพลาดขั้นสูงและกลไกการสำรองเพื่อให้แน่ใจว่ามีความพร้อมใช้งาน 99.999% ที่จำเป็นสำหรับการดำเนินงาน-ศูนย์ข้อมูลที่สำคัญ
บูรณาการ SDN
การผสานรวมอย่างราบรื่นกับซอฟต์แวร์-เฟรมเวิร์กเครือข่ายที่กำหนด (SDN) สำหรับการจัดการการรับส่งข้อมูลแบบไดนามิกและการบังคับใช้นโยบาย
การบรรจบกันของปัจจัยเหล่านี้ผลักดันวิวัฒนาการเทคโนโลยี DCI ไปสู่สถาปัตยกรรมสวิตชิ่งที่ชาญฉลาดและปรับเปลี่ยนได้มากขึ้น ซึ่งสามารถตอบสนองความต้องการของศูนย์ข้อมูลที่หลากหลาย ในขณะเดียวกันก็รักษาประสิทธิภาพและความสามารถในการปรับขนาดได้
ความท้าทายด้านความน่าเชื่อถือและความสามารถในการผลิตใน DCI Tech
การจัดการความแปรปรวนของการผลิต
การใช้งานเทคโนโลยี DCI ทั้งแบบอิเล็กทรอนิกส์และโฟโตนิกเผชิญกับความท้าทายด้านการผลิต การออกแบบทางอิเล็กทรอนิกส์โต้แย้งกับความแปรผันของกระบวนการที่ส่งผลต่อคุณลักษณะของทรานซิสเตอร์และระยะขอบของไทม์มิ่ง
ระบบโฟโตนิกต้องรองรับแหล่งความแปรปรวนเพิ่มเติมที่มีอยู่ในส่วนประกอบทางแสง:
การเปลี่ยนแปลงความยาวคลื่นไมโครริงเรโซแนนซ์ (โดยทั่วไป ±2 นาโนเมตร)
ความคลาดเคลื่อนของมิติท่อนำคลื่นที่ส่งผลต่ออัตราส่วนการเชื่อมต่อ
การเปลี่ยนแปลงดัชนีการหักเหของแสงขึ้นอยู่กับอุณหภูมิ-
ข้อกำหนดด้านความเสถียรของความยาวคลื่นเลเซอร์
การจัดการกับความท้าทายเหล่านี้จำเป็นต้องมีกลไกการสอบเทียบและการชดเชยที่ซับซ้อนซึ่งรวมอยู่ในระบบควบคุมเทคโนโลยี DCI รวมถึงการปรับสมดุลแบบปรับได้ การปรับความยาวคลื่นแบบไดนามิก และรหัสการแก้ไขข้อผิดพลาดขั้นสูง
ตัวชี้วัดความน่าเชื่อถือในการปฏิบัติงาน
สวิตช์เทคโนโลยี DCI ต้องบรรลุเป้าหมายความน่าเชื่อถือระดับ-ของผู้ให้บริการ เพื่อให้มั่นใจว่าโครงสร้างพื้นฐานของศูนย์ข้อมูลที่สำคัญจะทำงานได้อย่างต่อเนื่อง:
ความพร้อมจำหน่าย99.999%
เวลาหยุดทำงานสูงสุดต่อปีสูงสุด 5.26 นาที
Mean Time Between Failures>100,000 ชั่วโมง
ประมาณ 11.4 ปีระหว่างความล้มเหลว
ส่วนประกอบแบบถอดเปลี่ยนได้-ยอดนิยม
ออกแบบเพื่อการบำรุงรักษาโดยไม่มีการหยุดชะงักของบริการผ่านโมดูลที่สับเปลี่ยนได้{0}}
การเสื่อมถอยอย่างสง่างาม
สถาปัตยกรรมระดับระบบ-ทำให้สามารถดำเนินการได้อย่างต่อเนื่องภายใต้ความล้มเหลวของส่วนประกอบ
ข้อพิจารณาทางเศรษฐกิจสำหรับการปรับใช้ DCI Tech
การวิเคราะห์ต้นทุนรวมในการเป็นเจ้าของ
การตัดสินใจลงทุนด้านเทคโนโลยีของ DCI ครอบคลุมมากกว่ารายจ่ายฝ่ายทุนเริ่มแรก เพื่อครอบคลุมการวิเคราะห์ต้นทุนรวมในการเป็นเจ้าของ (TCO) ที่ครอบคลุม ซึ่งรวมถึงค่าใช้จ่ายในการดำเนินงานตลอดวงจรชีวิตของระบบ
ส่วนประกอบ TCO
ฮาร์ดแวร์เริ่มต้น
พลังงานและความเย็น
การซ่อมบำรุง
บูรณาการ
โซลูชันโฟโตนิก แม้จะมีต้นทุนเริ่มต้นที่สูงกว่า แต่ก็อาจให้ TCO ที่เหนือกว่าด้วยการใช้พลังงานและการระบายความร้อนที่ลดลง โดยเฉพาะอย่างยิ่งสำหรับการกำหนดค่าเทคโนโลยี DCI -radix สูงที่ใช้งานในขนาดต่างๆ ในวงจรชีวิตหลายปี-
การเปลี่ยนแปลงของตลาดและการยอมรับเทคโนโลยี
ตลาดเทคโนโลยี DCI มีผลกระทบต่อเครือข่ายที่แข็งแกร่ง โดยที่มาตรฐานและการพัฒนาระบบนิเวศมีอิทธิพลอย่างมากต่ออัตราการนำไปใช้ ข้อดีทางเทคนิคเพียงอย่างเดียวไม่เพียงพอที่จะผลักดันให้เกิดการยอมรับอย่างกว้างขวางโดยไม่คำนึงถึงการเปลี่ยนแปลงของตลาด
ปัจจัยการยอมรับตลาดที่สำคัญ
การเจริญเติบโตของระบบนิเวศของผู้ขาย
ความพร้อมใช้งานของส่วนประกอบเสริมและการสนับสนุน-ผู้จำหน่ายหลายราย
การรับรองมาตรฐานร่างกาย
ได้รับการยอมรับจาก IEEE, OIF และองค์กรมาตรฐานอื่นๆ ที่เกี่ยวข้อง
ข้อกำหนดไฮเปอร์สเกลเลอร์
การยอมรับและการตรวจสอบโดยผู้ให้บริการคลาวด์รายใหญ่
ระบบนิเวศซอฟต์แวร์
ความเข้ากันได้กับระบบปฏิบัติการเครือข่ายและเครื่องมือการจัดการ